NVIDIA用Vera CPU加速下一代芯片设计

现代芯片设计的复杂度与日俱增，工程团队需要开发越来越精密的CPU、GPU和AI系统。为应对这一挑战，NVIDIA正与行业领导者Cadence和Synopsys合作，优化关键电子设计自动化（EDA）应用，使其能更好地运行在NVIDIA Vera CPU上。

Vera CPU加速芯片设计的主图

NVIDIA现已将Vera部署到下一代CPU和GPU的EDA工作流中，展示了高性能CPU架构如何加速行业中最严苛的工程任务。

加速关键EDA工作负载

芯片的生产节奏关乎整个行业技术的推进速度。仿真、验证和实现技术在半导体开发中扮演核心角色。在芯片进入制造前，工程师需要花费数年时间，通过数千次迭代来验证行为、排查边界情况并优化设计。

虽然GPU和AI已加速了芯片设计的许多环节，但部分关键EDA工作负载仍严重依赖CPU性能。逻辑仿真、形式验证和数字实现的某些部分往往依赖快速单核、高效内存系统和强大的总体吞吐量。因此，CPU架构成为决定工程团队验证设计、探索方案并推动产品流片速度的重要因素。

Vera集群在NVIDIA波特兰数据中心

NVIDIA的初步测试涵盖多款主流EDA应用，结果突出了Vera在加速现代芯片设计两个计算密集阶段的能力。在选定的生产级工作流上，早期测试表现出令人期待的结果。

Cadence Jasper形式验证平台利用智能证明技术和机器学习，在早期设计阶段发现并修复bug，提升验证效率。Synopsys VCS功能验证方案用于流片前仿真和验证复杂芯片设计，测试中使用了相同核心数量。

这两款应用在选定工作负载上均实现了最高1.5倍的性能提升。

除了基准测试结果，NVIDIA正与两家公司密切合作，开展应用性能分析、软件优化和系统级调优，旨在长期提升更广泛工作流的工程效率。

NVIDIA正在将Vera全面部署到未来处理器设计的EDA工作流中。

Vera集成了88个定制NVIDIA Olympus CPU核心、高效LPDDR5X内存子系统以及第二代NVIDIA可扩展一致性结构（Scalable Coherent Fabric），可为严苛工程应用提供强劲的单核性能、高内存带宽和持续低延迟。

这些能力对混合了延迟敏感任务与大规模回归测试的计算集群尤为重要。更快的执行速度可以缩短单次验证时间，更高的吞吐量则让工程师在相同开发周期内评估更多设计方案并完成更多验证。

定义好处理器架构和微架构后，工程师在寄存器传输级（RTL）描述大部分行为。随后多种验证和实现技术协同工作，将设计转化为可制造的芯片。

这些工作流涵盖逻辑仿真、形式验证、回归测试和数字实现，帮助工程师验证功能、排查边界情况并将设计转化为可制造硅片。由于这些阶段相互关联，验证吞吐量的提升有助于及早发现问题，减少后期昂贵的迭代成本。

将Vera部署到自身工程流程中，体现了NVIDIA的总体策略：用最适合的计算架构加速每一项工作负载。在EDA领域，GPU和AI持续加速许多算法，而高性能CPU对关键的仿真、验证和实现工作负载仍然不可或缺。两者共同提升整体设计周期效率。

展望未来，NVIDIA计划在Vera基础上推出下一代Rosa CPU（采用NVIDIA Rigel核心），同时继续在其CPU路线图中优化主流EDA应用。

通过使用NVIDIA CPU帮助设计未来的NVIDIA CPU和GPU，公司正在硅片设计、软件优化和系统工程之间建立持续反馈循环——每一代产品都在为下一代奠定基础。

原文链接：NVIDIA AI Blog
本文由前途科技编辑整理