铭芯启睿完成首款1T4R 1Gb RRAM芯片流片

从高性能SoC到具身智能、AI PC等智能终端，芯片需要在极小空间内容纳更多权重参数与KV Cache，同时严格压低延迟与功耗。传统SRAM虽然速度快但面积开销大、密度低；嵌入式Flash在逻辑工艺持续微缩时面临极高的集成难度。兼具非易失性与高密度特性的阻变存储器（RRAM），逐渐成为新型存储的重要方向。

2026年10月12日，新型存储企业铭芯启睿（MemSilicon）宣布，其基于1TnR技术路线的首代高密度、大容量RRAM芯片“泰山一号（MountTai 2026）”已完成流片，目前正全面推进测试验证。

突破1TnR瓶颈，兼顾容量与CMOS工艺兼容

RRAM通过材料电阻状态的切换保存数据，断电后仍可保留。在传统的1T1R结构中，一个选择晶体管对应一个阻变存储单元。随着存储单元尺寸进一步缩小，晶体管及其连线所占用的面积成为限制密度提升的主要瓶颈。

1TnR的核心逻辑是让单个选择晶体管控制多个阻变存储单元，从而摊薄晶体管的面积开销。作为兼容标准CMOS工艺1TnR路线的代表团队，MemSilicon技术源于中国科学院刘明院士团队，早在2020年就曾公开展示过28nm 1T2R RRAM的研究成果。

本次流片的“泰山一号”采用1T4R单元结构，基于成熟的28nm CMOS平台打造：

• 单芯片容量：1Gb
• 存储密度：30Mb/mm²
• 访问延迟：小于20ns
• 可靠性设计：集成片上硬件纠错（ECC）电路

晶体管共享往往会带来漏电、读写串扰以及可靠性下降等挑战。“泰山一号”在电路架构上引入了多项自主方案：

1. 负压设计与统一复位电路：有效抑制阵列漏电流，降低整体功耗并增强芯片可靠性；
2. 多电压域字线驱动：实现高压写入与低压读取路径的彻底解耦，结合自适应保护偏置电压技术，防止误写发生；
3. 电路自适应＋硬件纠错：开发片上自适应跟随读取电路，解决1TnR在Gb级容量下的读取良率问题。

行业落地提速与三线布局

目前，台积电已将RRAM纳入12nm和6nm工艺支持范围，英飞凌也在28nm微控制器上选用了RRAM方案。在我国工业和信息化部等联合发布的《电子信息制造业发展“十五五”规划》中，阻变存储器等新型存储与存算一体计算范式也被列入重点方向。

源自中国科学院和复旦大学的MemSilicon正在推进三条产品线：

• 嵌入式RRAM IP：针对显示驱动、MCU、SSD主控及安全芯片等场景，提供成熟嵌入式IP；
• 大容量独立式RRAM：基于1TnR及三维集成技术，持续扩展单芯片容量，服务AI推理等场景；
• RRAM与DRAM混合存算：面向具身智能与端侧推理，利用混合三维集成缩短数据搬运距离，平衡容量、带宽与功耗。