立式DRAM颠覆HBM：下一代AI存储ZAM能走多远？

AI军备竞赛从不局限在GPU本身。当算力密度狂飙，存储墙、供电瓶颈与极端边缘推理构成了真实的物理现实。

近期半导体产业的三项动向，清晰展示了底层硬件的演进逻辑：立放DRAM的下一代存储走向工程落地、12英寸晶圆扩产并不盲目追逐先进制程，以及类脑AI芯片被塞进极端环境的轮胎内部。

---

1. SAIMEMORY联手新光电气：把DRAM“立起来”的ZAM冲刺量产

9月28日，软银旗下下一代存储公司 SAIMEMORY 与封装基板大厂新光电气工业（Shinko）签署基础合作协议，共同推进全新存储架构 ZAM（Z-Angle Memory） 的技术研发与商业化量产。

双方不仅停留在联合研究阶段，而是直接瞄准制造工艺确立与最终落地。SAIMEMORY 承接了英特尔早期的堆叠技术积累，计划在2027财年推出原型产品，并在2029财年推向实用。

为什么把 DRAM 立起来放？

当前大行其道的 HBM（高带宽内存）采用水平平铺方式，将多层 DRAM 裸片层层向上堆叠，通过硅通孔（TSV）进行垂直电气连接。

这种结构的最大痛点是散热。堆叠层数越多，容量和带宽确实越大，但夹在中间层的热量极难导出。在大模型高吞吐负载下，紧挨着 GPU 核心的高带宽存储本身发热已不可忽视。业内普遍认为，受限于散热和布线，传统 HBM 堆叠上限大约在20层左右。

ZAM 则完全颠覆了这一空间逻辑：它把由多层 DRAM 构成的立方体裸片翻转90度垂直立放，再在基板上水平排开。立式结构从理论上消除了高度堆叠的散热死角，解除了层数限制。

另一大创新在 I/O 互联：ZAM 采用磁耦合无接触式无线 I/O，试图在高密度、大容量、大带宽与超低功耗之间取得平衡。

但架构设计与量产制造完全是两回事。新光电气在 FC-BGA 倒装芯片封装基板和高密度微组装领域积累极深。这次合作，正是由 SAIMEMORY 负责存储架构，新光电气解决“如何把它真正做成封装成品”的工程难题。

深度观察：立起来就能解决一切吗？

日本半导体产业观察者 Tai 提出了关键的审视角度：ZAM 绝非简单的“立起来就凉快”。从概念图到实际硅片，至少面临四个未解挑战：

1. 对准与互联抗干扰：立式晶圆块无法像传统内存条那样插进插槽。即便是磁耦合无接触连接，如何保证在组装公差、热膨胀形变下精准通信？相邻立方体与高频信号之间的电磁干扰如何屏蔽？
2. 散热路径的真实测量：垂直放置虽然表面看似开放，但存储块排布越密集，留给风道或液冷导热介质的物理空间就越小；如果拉大间距，又会浪费宝贵的中介层面积。这需要真实点亮时的温度曲线，而非概念渲染图。
3. 量产工艺与良率：立式贴装的吸附、翻转、对准精度要求极高，任一微米级偏差都会导致整颗封装报废。
4. 产业落地与IP归属：虽然日本新能源产业技术综合开发机构（NEDO）和日本产业革新投资机构（JIC）深度参与资金与产业协同，但在实际制造链条中，台湾力积电（PSMC）、爱普科技（AP Memory）等也在晶圆堆叠合作名单中。核心制造工艺和 IP 究竟如何分配沉淀，仍有待观察。

2027财年的原型样品，将是验证这套立式存储能否真正挑战 HBM 的第一道分水岭。

---

2. 恩智浦与世界先进新加坡12英寸厂落成：成熟制程的“隐形基座”

由恩智浦半导体（NXP）与台积电旗下世界先进（VIS）合资成立的晶圆代工制造公司 VSMC，其位于新加坡淡滨尼的 12 英寸（300mm）晶圆厂正式开业。

该项目自2024年底动工，用时约22个月即完成厂房建设，现已进入风险试产阶段，预计2027年第一季度实现规模化量产。官方宣布首批样件良率超过 99%（通常指特定功能测试片或测试载荷良率）。

值得关注的是它的制程定位：VSMC 并不做 2nm 或 3nm 等先进制程，而是聚焦 40nm 至 130nm 的混合信号、电源管理（PMIC）、模拟芯片和先进中介层。满产后预计每月可产出约 4.4 万片 12 英寸晶圆。

在生成式 AI 热潮中，行业焦点总在先进制程晶圆厂与高阶封装上。然而，一台 AI 服务器、一辆高阶智能车或一套工业控制柜，除了几颗核心计算单元外，外围需要数十甚至上百颗模拟、接口与供电芯片。

这些芯片对纳米工艺微缩并不敏感，盲目上先进制程反而成本畸高。用 12 英寸晶圆产线跑成熟制程，能显著拉低单位晶圆成本、保障大宗出货的产能稳定性。恩智浦通过合资锁定制造产能，既分摊了重资产投入风险，也巩固了其在车规与工业领域的供应底牌。

---

3. POLYN 把类脑 AI 塞进车轮：毫米级端侧实时算力

无晶圆厂芯片设计公司 POLYN Technology 宣布交付工程样片“VibroSense TMS”，正式供车企与轮胎巨头实车测试。

这颗芯片做了一件大胆的事：把 AI 运算节点放进剧烈颠簸、高温、缺电的车轮轮胎内部。

VibroSense TMS 读取部署在轮胎内部传感器节点的加速度信号，由内部的 NASP（类脑模拟信号处理器）在现场实时推演轮胎与地面的峰值附着力系数，毫秒级预判路面是干燥、湿滑还是结冰。计算结果直接以无线方式发给底盘域控制器，提前介入电子防抱死（ABS）、电子车身稳定（ESP）及全轮驱动分配。

传统方式需要把原始高频振动数据上传到中央 ECU 或座舱算力平台计算，带宽压力大且延迟长。POLYN 的突破在于直接在模拟域实现部分神经网络计算。不需要复杂的数模转换和耗电的数字 NPU，在极近传感器的极低功耗下直接输出摩擦力特征。

在第三方实车测试中，搭载该芯片的测试车在湿滑玄武岩路面上进行 40km/h 刹停测试，制动距离从 63.2 米缩短至 55.5 米，制动表现优化约 12%。它没有增大刹车卡钳压力，而是帮车控算法抢出了宝贵的提前量。

芯片计划于2027年中进行商业流片，随后开启严格的车规级认证。

---

产业观察：AI 硬件正在全维解耦

半导体的进化已不再是单一堆核心数的单行道。

• 向上突破存储瓶颈：ZAM 尝试从空间拓扑上打破 HBM 的散热死锁；
• 向下夯实物理支撑：VSMC 在 12 英寸成熟制程上打造车规级与算力配套芯片的产能屏障；
• 向外渗透极端边缘：POLYN 将类脑模拟芯片推至物理传感器最前线，实现极度定制的微算力就地消化。

当算法越来越大、应用越来越深，算力系统的每个物理切面，都在重写自己的工程边界。